Sistemas Digitais - Dispositivos Lógicos Programáveis (PLDs)

Dispositivos Logicamente Programáveis(PLDs-Programmable Logic Devices)
Existe uma grande variedade de CIs com diversas funções lógicas e arranjos de circuitos lógicos em chips de diversos fabricantes. Porém existem desvantagens em empregar estes CIs em determinados circuitos e sistemas:

Necessidade de empregar centenas ou milhares de CIs no circuito ou sistema
Demanda por maior espaço nas placas de circuitos impressos
Maior tempo para montar, interligar e testar os CIs
Estoque de CIs diferentes e de fabricantes diversos

Reduzir o número de CIs em projetos de circuitos e sistemas apresenta as seguintes vantagens:

Menos espaços necessários, menores placas e menores equipamentos
Menor consumo de potência
Maior confiabilidade
Manutenção mais fácil

Para reduzir o número de CIs a ser usado em certo projeto, é preciso colocar mais funções lógicas dentro do chip.Isto é feito com aplicações das tecnologias LSI e VLSI para funções padrões da microeletrônica. Porém há situações de projeto que não existem CIs LSI e VLSI que atendam os requisitos de projeto. A solução que a indústria apresentou foi um dispositivo que substitui vários CIs MSI e SSI padrões, em um único CI: os PLDs.

Um PLD, Programmable Logic Devices(Dispositivos Logicamente Programáveis), é um circuito integrado com um grande número de portas lógicas, flip-flops, e registradores que estão interconectados no chip.

Várias conexões de um PLD são elos fusíveis, semelhantes aos encontrados em PROMs e EPROMs, que podem ser queimados.A Figura 1a mostra a estrutura básica usada pelos CIs logicamente programáveis: um arranjo de portas AND e um arranjo de portas OR, cujas entradas podem ser interconectadas para produzir funções nas saídas das variávies de entrada.

Fig.1a

Para melhorar a representação dos dispositivos PLDs, adota-se uma simbologia simplificada onde as várias entradas de uma porta são representadas por uma única linha e as conexões das variáveis de entrada às portas são indicadas por um ponto ou um X: um X indica um fusível intacto; um ponto representa um conexão fixa(não pode ser programada).

A falta de quaisquer desses sinais no cruzamento de duas linhas indica que não há conexão.

A figura ao lado mostra um exemplo dessa simbologia.

Fig.1b

Os PLDs são chamados programáveis porque a função específica do circuito integrado para uma aplicação é estabelecida pela queima seletiva de alguns fusíveis e deixando outros intactos.Este processo chama-se programação porque produz o padrão desejado de interconexões entre portas, FFs, registradores, contadores, etc., conforme as instruções do usuário.

O processo de queimar os fusíveis pode ser feito pelo fabricante ou pelo usuário, empregando um programador de EPROMs.

Fig.1c


Um PLD é constituído de um arranjo de portas AND de entrada(decodificador) e um arranjo de portas OR de saída (codificador). Os arranjos AND de entrada podem ser conectados às variáveis de entrada para formar os termos produtos necessários. As funções de saída do circuito são obtidas interligando os termos produtos de saída do arranjo AND às entradas das portas do arranjo OR.
			Fig.2

Arquiteturas dos PLDsVárias arquiteturas são usadas para CIs PLDs. A arquitetura mais comum e utilizada é a PROM. A Figura 3a mostra uma PROM que funciona como um tipo de PLD.

Memórias Só de Leitura Programáveis(PROMs-Programmable Read Only Memories)
Nos dispositivos de memória só de leitura programáveis(PROMs), o arranjo AND é pré-definido em fábrica e somente o arranjo OR é programável.

Fig.3a

PROMs são utilizadas quando as equações precisam um grande número de termos produtos. As PROMs são geralmente consideradas dispositivos de memória onde cada endereço aplicado na entrada retorna uma palavra programada no dispositivo.

A Figura 3b mostra uma PROM de quatro entradas que são decodificadas pelo arranjo AND, onde cada porta gera um dos dezesseis minternos das variáveis de entrada.As conexões da variáveis de entrada ao arranjo AND são fixas, ou seja, não-programáveis, enquanto que as conexões das linhas de saída dos mintermos às portas OR são todas completamente programáveis.

Fig.3b

			Para programar a PROM a fim de gerar a função O3 indicada, o primeiro passo é escrever a função como um soma padrão de produtos, conforme mostra a tabela verdade. Observe que a programação consiste em manter intactos os fusíveis dos mintermos cujas linhas tem 1 na tabela verdade e queimar os fusíveis nas linhas que iguais são 0.
	Fig.3c

Arranjos Lógicos Programáveis(PLAs-Programmable Logic Arrays)

			Os CIs PLAs têm os arranjos AND e OR programáveis.A possibilidade de programar os arranjos AND e OR conferem grande flexibilidade às PLAs. Os fabricantes oferecem modelos de PLAs que podem ser programados pelo usuário, chamados *FPLA-Field Programmable Logic Array, ou seja Arranjo Lógico Programável em Campo.* O número de termos produtos disponível para cada saída da PLA é programável pelo usuário. Portanto, os mintermos podem ser compartilhados pelas saídas do PLA.Os dispositivos PLAs em geral são mais lentos que os PALs e PROMs. PLAs são especificados pelo número máximo de entradas(i), o número máximo de termos produtos(p) e o número máximo de sinais de saída(o).
	Fig.4

Contudo a complexidade dos PLAs tem reduzido o interesse em aplicar este tipo de dispositivo em aplicações de circuitos digitais.

Arranjo Logicamente Programável (PAL-Programmable Array Logic)


Os arranjos PALs têm somente os arranjos AND programáveis enquanto os arranjos OR são pré-conectados em fábrica, então todas as portas AND podem ser programadas para gerar o termo produto das variáveis de entrada e seus complementos(Figura 5a). Como as entradas das portas OR são fixas, então limita as funções da saída ao número de mintermos ligados nas entradas das portas OR. Caso seja necessários mais mintermos para gerar uma função, não será possível programar. Embora sejam menos flexíveis que PLAs, as PALs são mais rápidas porque as conexões pré-configuradas levam menos tempo para chavear que as conexões programadas.
			Fig.5a

A Figura 5b mostra uma configuração típica para uma PAL com quatro entradas e quatro saídas. Sendo que cada porta OR tem suas entradas ligadas a quatro linhas de termos produtos, então só pode gerar funções de no máximo quatro mintermos.

Fig.5b

Como exemplo de um CI PAL veja o circuito integrado TIBPAL16L8-5C, da Texas Instruments, Inc., que tem 10 entradas lógicas e 8 funções de saída. Cada porta OR tem 7 entradas fixas que são saídas de 7 portas AND. Assim, pode gerar funções com até 7 termos produtos.

Arranjos de Portas Programáveis em Campo(Field Programmable Gate Array - FPGAs)
As FPGAs oferecem um número de blocos lógicos configuráveis que têm lógica combinacional programável e registradores para circuitos seqüênciais. Existe um conjunto de blocos de entrada/saída que pode ser configurado como entrada, saída e bidirecional. As saídas são tri-state e os registradores podem armazenar dados de entrada ou de saída.todos os blocos lógicos podem ser conectados para implementar qualquer função lógica desejada.Cada bloco lógico está conectado a um número determinado de matrizes de conexões programáveis, que, por sua vez, estão ligadas a um número de matrizes de chaveamento programáveis.Programando as conexões apropriadas, cada bloco pode fornecer uma variedade de funções lógicas combinacionais e/ou seqüênciais.As matrizes de conexões programáveis são usadas para estabelecer ligações entre entradas e saídas dos blocos lógicos, enquanto as matrizes de chaveamento programáveis são empregadas para rotear os sinais entre as várias matrizes de conexões.

Fig.5c

Devido à variedade de arquiteturas, dispositivos FPGAs precisam de ferramentas de programação específicas do fabricante para a programação.

Características dos PLDs
Vários dispositivos PLDs têm saídas com buffers tri-state comandados por uma única linha de habilitação, requerendo apenas um pino de entrada do dispositivo.

Fig.6a

Uma caracterísitica que vários PLDs apresentam é saída com polaridade programável que possibilita a inversão dos níveis lógicos de saída do dispositivo.

Fig.6b

Alguns dispositivos PLDs são construídos de modo que as saídas tri-state são realimentadas para as entradas do arranjo AND.

Fig.7

No exemplo acima, o PLA tem três entradas a, b e c e três saídas w, x e y, porém foi programado como quatro entradas e somente duas saídas. Observe que o buffer da saída y foi desconectado do sinal de controle de habilitação e ligado ao nível lógico alto, permanecendo sempre habilitado. A saída y está agora configurada como a quarta entrada da PLA.
Como as saídas w e x continuam a funcionar como funções de saída, então os elos fusíveis de realimentação são queimados para assegurar que não terão efeito nas entradas.

Certos tipos de PLDs são equipados com registradores nas saídas e outros com latches.Dependendo do dispositivo, os registradores(ou latches) podem ser fornecidos em todas as saídas ou em grupo de saídas. Em geral, é possível não utilizar os registradores de saídas através do uso de multiplexadores construídos no PLD.Este tipo de PLD é denominado sequenciador lógico programável.

Fig.8

Programação de PLDs
Os PLDs são programados e testados utilizando equipamentos programadores e programas específicos desenvolvidos para esta finalidade.Usando o programa, o usuário pode informar ao programador, através do microcomputador, as equações logicas que deseja programar no PLD.O programa gera o mapa de queima dos fusíveis e os dados de testes e envia para o programador realizar a programação.A Figura 9 abaixo mostra o fluxograma típico de programação e teste de um PLD.

Fig.9

Arranjo Lógica Genérico GAL 16V8A
O arranjo lógico genérico GAL 16V8A, da Lattice Semiconductor, tem uma arquitetura semelhante aos PLDs descritos acima. Os dispositivos GAL tem uma matriz EEPROM para selecionar as entradas que produzirão os termos produtos apropriados para implementar as funções. Determinadas posições(endereços) da EEPROM são designadas para controlar as conexões programáveis da matriz de entrada. Cada bit na matriz de entrada representa uma conexão programável entre uma linha e uma coluna.Isto possibilita que o GAL 16V8A possa ser programado e apagado. O dispositivo tem baixo consumo de energia e velocidade compatível com TTL.A Fig.10 mostra o diagrama lógico do GAL 16V8A.

Fig.10

Pinos 2 a 9: pinos de entrada dedicados
Pinos 1 e 11: pinos de entrada com funções especiais
Pinos 12 a 19: pinos de entrada ou saídas
Componentes do GAL: matriz de entrada 64X32 linhasXcolunas; 64 portas AND de 32 entradas que geram os termos produtos; oito macrocélulas da lógica de saída( OLMCs - output logica macro cells) programáveis

Cada um dos oito pinos 2 a 9 de entrada, e seus complementos, estão ligados a uma coluna da matriz de entrada. Um nível lógico e seu complemento são realimentados de cada OLMC para uma coluna da matrix de entrada. Is resulta em 32 variáveis de entrada(16 variáveis e seus 16 complementos) que podem ser ligadas às entradas de 64 portas AND ( 8 portas AND para cada OLMC) de 32 entradas.Qualquer coluna de entrada pode ser ligada à entrada de qualquer porta AND durante o processo de programação.

As OLMC são programáveis e recebem como entradas, cada uma, oito termos produtos, que são as saídas das portas AND. Dentro de cada OLMC, é formada uma expressão na forma soma de produtos. O resultado dessa soma de produtos pode ser enviado para o pino de saída para implementar uma função combinacional ou ser sincronizado com um flip-flop tipo D interno para fornecer um circuito seqüencial.

A estrutura interna de qualquer uma das 8 OLMC é tem o mesmo circuito da Fig.11.

Fig.11

Sete dos termos produtos das portas AND estão ligados diretamente as entradas da porta OR. O oitavo termo produto é ligado a um multiplexador de termos produtos PTMUX de duas entradas, cuja saída está ligada na oitava entrada da porta OR. O oitavo termo produto está também conectado à entrada do multiplexador de quatro entradas TSMUX, cuja saída controla o inversor tri-state de saída que aciona o pino de entrada /saída I/O(n).

O multiplexador de saída OMUX seleciona entre a saída combinacional(saída da porta OR) e a saída do flip-flop tipo
D. O quarto multiplexador realimentação FMUX seleciona um sinal para ser realimentado para a matriz de entrada.

Cada um dos multiplexadores é controlado por bits programáveis na EEPROM interna. Assim, a configuração da OLMC pode ser alterada pelo programador.O bit XOR de entrada na porta EXCLUSIVE-OR pode ser programado para determinar a polaridade do nível lógico da saída.

Fig.12

	*Visite estas páginas sobre PLDs*
	How Programmable Logic Works
	Dispositivos de Lógica Programável (PLD’s)