Memórias Flash
As memórias Flash foram uma resposta da indústria às memórias EPROM e EEPROM, com um produto que oferece as vantagens destas memórias sem o alto custo.

Características das memórias Flash:

        • Não-Volátil
        • Apagável Eletricamente Total ou  por Setor, no Circuito
        • Grande Densidade
        • Alta Velocidade de Acesso
        • Baixo Custo

A célula de uma memória Flash é semelhante à célula de uma EPROM, e é constituída por um único transistor. Na memória Flash, uma fina camada de óxido de sílicio forma a porta do transistor, permitindo apagar eletricamente a memória e uma maior densidade que as EEPROMs,  com um  custo menor.

A  Figura 1  compara os dois tipos de células de memória, onde a camada de óxido entre a porta e o substrato é 100 Angstroms, aproximadamente, para a  célula Flash e maior que 150 Angstroms para a EPROM.
Fig.1 Célula Flash e Célula EPROM


Na operação de escrita, uma alta tensão de programação(VPP=12 Volts) é aplicada na porta de controle(Control Gate), a tensão no dreno(Drain) é aumentada para 6 Volts enquanto a tensão na fonte(Source) permanece em  0 Volts.Isto  forma uma região reversa, crescendo a corrente dreno-fonte, provocando um aumento na energia dos elétrons que vencem a barreira de óxido e são capturados pela porta flutuante(Floating Gate).Ver Figura 2.

Depois da escrita ser concluída, uma carga negativa na porta flutuante aumenta a tensão de limiar(VT) da célula acima da tensão equivalente a 1 lógico da linha de seleção de palavra(worldline). Quando a linha de seleção de palavra de uma célula escrita é levada ao nível lógico 1 durante uma leitura, a célula não conduzirá. Um amplificador sensor deteta e amplifica a corrente da célula, e fornece uma saída 0 para uma célula escrita.
Fig.2 Célula Flash - Operação de Escrita


Para apagar o conteúdo de uma célula Flash, a tensão de fonte(Source) é colocada em VPP=12 Volts, a porta(Control Gate) de controle é aterrada e o dreno(Drain) fica flutuando(Ver Figura 3).Devido a grande tensão aplicada na fonte (em relação à tensão na porta), há uma atração dos elétrons negativamente carregados da porta flutuante para a fonte através da fina camada de óxido.

Depois da operação de apagar ser completada, a ausência de cargas na porta flutuante baixa a tensão VT da célula para um valor abaixo da tensão equivalente a 1 lógico da linha de seleção de palavra (worldline). Quando uma célula apagada tem a linha de seleção de palavra(wordline) colocada no nível lógico 1 durante uma leitura, então o transistor conduzirá mais corrente que uma célula escrita, fornecendo saída lógica 1.
Fig.3 Célula Flash - Operação de Apagar



Memória Flash CMOS A28F256A, Intel
A Figura 4 mostra o símbolo lógico para o CI da memória  Flash CMOS A28F256A, da Intel, cuja capacidade é 32K X 8-palavrasXbits.As funções executadas por cada  pino do diagrama acima estão indicadas na tabela mostrada na Figura 5.

Fig.4
Fig.5


Todas as operações associadas com alterações no conteúdo da memória  - identificador inteligente, apagar, verificação de apagar, programar e verificação de programa - são acessadas através do registrador de comando, interno à memória. A Figura 6 mostra o diagrama de blocos da memória A28F256A.
Fig.6


As operações de leitura, escrita e 'standby' são controladas pelas entradas de controle WE#, CE# e OE#. A tabela da Figura 7 mostra o que acontece com os pinos de dados DQ0 a  DQ7 para diferentes níveis das entradas de controle.


Fig.7


Para que a memória realize qualquer uma das operações listadas acima é necessário alterar o conteúdo do registrador  de comando da memória. As operações da memória são selecionadas aplicando um tensão maior que 6,5V(alta tensão) no pino VPP e escrevendo uma palavra de dados específica no registrador de comando. A Figura 8 mostra as definições  de cada comando.Veja que alguns  comandos precisam de dois ciclos de clock para serem executados.
Fig.8

 
Se  a tensão VPP for menor que 6,5Volts, o conteúdo do  registrador de comando vai para 00H e a memória entra no modo de somente leitura.As mesmas operações de uma EPROM - leitura, desabilitação de saídas e standby - são disponíveis quando uma alta tensão(maior que 6,5Volts) é aplicada no pino VPP e torna possível apagar e programar a memória. via o registrador de comando.

Os comando são escritos no registrador de comando empregando as temporizações de escrita padrões de microprocessadores. O conteúdo do registrador de comando será as entradas de uma máquina de estados interna que controla os circuitos internos de apagar e programar a memória.Com os comandos apropriados no registrador de comando,  temporizações de leitura padrões de microprocessadores fornecem na saída arranjos de dados, acesso aos códigos identificadores inteligentes ou saída de dados para verificação dos comandos apagar e programar.

Quando VPP é menor que 6,5Volts o conteúdo do registrador de comando assume o default em comando de leitura, tornando a 28F256A uma memória só de leitura. O conteúdo da memória não pode ser modificado.Caso VPP fique ligado na alta tensão permanentemente, então todas as operações podem ser realizadas, de acordo com o conteúdo do registrador de comando.

O sinal Chip-Enable(CE#) é o controle de potência da 28F256A e é usado para selecionar o dispositivo.O controle Output-Enable(OE#) controla a saída e é usado para habilitar os dados de saída , independente da seleção da memória.

Quando VPP está no nível baixo, a operação só de leitura está ativa.Quando VPP  é alta, a condição defaultdo dispositivo é o modo de somente leitura.Outras funções podem ser  realizadas através de comandos no registrador de comando.(ver tabela da Fig.8)

Com Chip-Enable(CE#) no nível alto, a maioria dos circuitos internos da 28F256A é desabilitada e há uma redução do consumo de potência.As saídas ficam em alta impedância independente do sinal Output-Enable(OE#). Se a 28F256A é desselecionada durante uma operação de apagar, programar, verificação de apagar/programar, o dispositivo drena a corrente ativa até completar a operação.

Com os sinais Chip-Enable(CE#) e Output-Enable(OE#) no nível lógico baixo e o pino A9 sendo levado a alta tensão, então ativa a operação de identificação inteligente do dispositivo.Os dados lidos das locações 0000H e 0001H representam o código do fabricante e o código do dispositivo, respectivamente.

O registrador de comando não ocupa posição de memória  endereçável.O registrador é uma latch para armazenar comandos, junto com endereços e dados necessários para executar o comando.Para escrever no registrador de comando, deve-se levar o sinal Write-Enable(WE#) para o nível lógico baixo, enquanto o Chip-Enable(CE#) está baixo e Output-Enable(OE#) no nível alto.Os endereços são armazenados na borda de descida do pulso Write-Enable(WE#)  enquanto os dados são registrados na borda de subida do pulso Write-Enable(WE#).Observe que é necessário que VPP seja maior que 6,5Volts para realizar estas operações.

Para preparar a 28F256A para leitura é necessário escrever 00H no registrador de comando.Os passos são os seguintes:
(a)Aplicar 00H nos pinos de dados;
(b)Com CE# baixo e OE# no nível alto, pulsar WE# para o nível baixo;
(c)Os pinos de endereços podem assumir quaisquer valores pois os dados são armazenados no registrador;
(d)Isto feito, a memória está pronta para ser lida enquanto o registrador de comando estiver com 00H;

As operações para apagar uma memória 28F256A são duas:
(a)Escrever 20H(ver letra (b) acima) no registrador de comando para preparar o CI para ser apagado;
(b)Outra vez, escrever 20H no registrador de comando para iniciar a operação de apagar;
(c)Com VPP no nível alto, todas as células de memória serão apagadas em 10ms, aproximadamente;

O comando apagar/verificar é necessário para se ter a certeza que todas as células foram apagadas. Esta operação é feita para cada byte da memória.A operação é iniciada colocando A0H no registrador de comando. Então uma operação de leitura da posição de memória a ser verificada é feita e os dados de saída são comparados com FFH. Isto é feito para cada endereço da memória e leva 1s para verificar todas as posições da memória.Se algum endereço não tiver FFH, então a memória deve ser apagada novamente.

A programação da memória flash 28F256A é realizada em dois ciclos, conforme descrito abaixo:
(a)Colocar  VPP em alta tensão(maior que 6,5Volts);
(b)Escrever 40H no registrador de comando, com CE# no nível baixo e OE#  alto, pulsar WE# para o nível baixo;
(c)Aplicar o endereço da locação a ser programada e colocar os dados nos pinos DQ0-DQ7;
(d)Pulsar WE# para o nível baixo, com CE# no nível baixo e OE# alto(ver Fig.9 abaixo);


Fig.9


A verificação da programação correta de uma determinada posição de memória pode ser feita, inicialmente, escrevendo C0H no registrador de comando para preparar a operação de verificação.Em seguida, é realizada uma operação de leitura que fornece na saída os dados da locação programada.O processo completo de programar e verificar cada endereço leva 500ms aproximadamente para a memória flash 28F256A.


Aplicações de Memórias Flash
As memórias flash acrescentam reprogramabilidade e apagamento elétrico do chip à EPROM não volátil e facilidade de uso. A memória flash é ideal para armazenar códigos de programas e ou tabelas de dados, em aplicações onde atualizações períodicas são necessárias. As memórias flash também servem como um meio de aquisição e armazenamento não volátil de dados.

A necessidade de atualização de códigos aparece em todas as etapas da vida de um sistema - desde do protótipo para fabricação do sistema até o serviço de pós-venda. Na fábricação, durante a obtenção do protótipo, revisões para controlar o código exigem apagamento por ultravioleta e reprogramação de códigos gravados em EPROM do protótipo. Uma memória flash substitui o apagamento por ultravioleta de 15 a 20 minutos  por um apagamento elétrico com 1 segundode duração. Apagamento elétrico e reprogramação do chip podem ser feitos pela mesma estação de trabalho ou programador de PROM.

Diagnósticos, feitos nos estágios de  pré-montagem e montagem final, requerem frequentemente o uso de EPROMs. Os códigos de teste são finalmente substituídos por EPROMs contendo o programa final. Com apagamento e reprogramação elétricos, a memória flash pode ser soldada na placa do circuito.Os códigos de teste são carregados na memória flash quando esta é montada na placa do circuito.Então, o código final pode ser carregado no dispositvo. A programação da memória flash no circuito elimina  manuseios desnecessários e conexões menos confiáveis em soquetes, enquanto acrescenta  maior flexibilidade de teste.

Custos de material e trabalho associados com mudança em códigos aumentam em sistemas com alto de nível de integração - o maior custo é atualização de pós-venda. "Bugs" de códigos, ou necessidade de aumentar a funcionalidade do sistema, exigem atualizações de códigos pós-venda. Revisões em campo de códigos residentes em EPROM exigem a remoção da EPROM ou de placas inteiras.

Projetar com memórias flash alteráveis no circuito elimina memórias em soquetes, reduz o custo total de material e corta drasticamente os custos de trabalho associados com atualizações de códigos. Com memórias flash, atualizações de códigos são feitas localmente através de um conector, ou remotamente por meio de uma comunicação serial.

As características da memória flash de apagamento elétrico do chip, reprogramabilidade por byte e completa não volatilidade atendem as necessidades de acumulação de dados. Os dados(código) podem ser descarregados para análise e atualizados e repetir o ciclo. Ou vários dispositivos podem manter um 'janela deslizante' sobre os dados acumulados.


Visite estas páginas...
  

Questões de Revisão
Resolva agora on-line um teste de revisão sobre memórias EPROM, EEPROM e FLASH.
   
Micron Semiconductor Products, Inc
Visite a página da Micron sobre memórias flash e veja os diversos tipos de memórias flash disponíveis e as novas tecnologias  existentes. Pegue manuais de memórias flash.
   
Intel Flash Memory
A página da Intel sobre memórias flash é completa: tecnologias de fabricação, tipos de memórias, aplicações, manuais, folhas de dados e programas.Visite!



Atualizada em 22/8/2007