|

Eliminação de Estados Redundantes
A primeira etapa do projeto de um circuito seqüêncial é considerar todos os estados de lembrança necessários. Em geral, são considerados alguns estados irrelevantes para a história do circuito. Então, deve-se eliminar os estados redundantes.
Tabela de Estado de Sistema Mealy com entrada X e saída Z

Fig.1
Nos estados p e q, independente de X, a saída Z é mesma e os estados seguintes os mesmos; então, p e q são iguais e um ou outro estado podem ser eliminado.
Para X=0, o estado seguinte é r, então os próximos estados do sistema dependem de r, e não se p ou q precederam r.
Exemplo

Fig.2
(a)Estados B e D tem saídas e estados seguintes iguais; o estado D é desnecessário e pode ser eliminado; substituir o estado D pelo estado B na tabela (a) para gerar a tabela (b).
(b)Os estados A e E são equivalentes, então eliminamos o estado E e substituimos o estado E pelo estado A na tabela (b) para se obter a tabela (c).
(c) A tabela (c) não tem estados semelhantes, então é a tabela de estados reduzida.
Eliminação de Estados Redundantes por Partição
Estados Idênticos - têm estados seguintes e saídas idênticas, então um estado pode ser eliminado.
Uma tabela de estados pode ter estados redundantes mesmo quando a tabela de estados não mostra linhas com estados seguintes e saídas idênticas.
A tabela de estados abaixo não mostra linhas com dados de saídas e estados seguintes idênticos.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Atribuições de Estados
Algumas atribuições de estados são melhores que outras. Dependendo das atribuições escolhidas há um efeito sobre os 0s, 1s e Xs nos mapas K, produzindo expressões lógicas mais simples. Porém não há regras facilmente aplicáveis para escolher uma boa atribuição de estados.
Projetos Alternativos
A sistemática desenvolvida acima busca a economia do projeto de sistemas seqüênciais: usar a menor quantidade de flip-flops para a memória do sistema e de portas para a lógica. Quando o hardware não é um fator limitador do projeto, isto é, o custo do hardware é baixo, então é vantajoso empregar sistemáticas de projeto mais intuitivas, que aproveitem componentes comuns e forneçam circuitos cujas funções sejam mais explicítas.
A figura abaixo mostra um detetor de seqüências baseado em registrador de deslocamento. O detetor responde a seqüência de entrada X=10010 que é capaturada serialmente em seqüência no tempo e tornandos disponíveis em determinado instante.

Fig.3
O sistema da figura acima usa quatro flip-flops que produzem dezesseis estados, enquanto que empregando a sistemática de menos estados seriam necessários apenas cinco estados, ou três flip-flops, que significa uma memória menor.

Atualizada em