Web hosting Custom Email SiteBuilder

1.A figura abaixo mostra dois circuitos seqüênciais e as formas-de-ondas dos sinais de entrada.Supondo que os circuitos estão inicialmente no estado reset, explique a diferença entre os sinais CLK e EN e desenhe as formas-de-ondas dos sinais de saída X e L.
Solução

2.Um contador assíncrono é mostrado na figura abaixo, onde todos os flip-flops estão com nível lógico 1 nas entradas JK.Desenhe as formas-de-onda dos sinais de saída A, B, C e D e diga qual a freqüência do sinal de saída D.Qual a freqüência do sinal D caso as entradas da porta Z1 sejam A, C e D?Explique.
Solução

3.A figura abaixo mostra o circuito lógico do registrador SN74LS164.Considerando inicialmente todos os flip-flops no estado reset, desenhe as formas-de-onda das saídas QA, QB, QC, QD, QE, QF, QG e QH para os sinais de entrada mostrados.
Solução

4.O circuito somador 74283, cujo diagrama lógico está na figura abaixo,  é um somador de dois números de quatro bits cada.Na configuração abaixo explique:
(a)Em que sistema de representação opera o circuito? Qual o intervalo de operação do circuito(maior número positivo e menor número negativo)?
(b)Qual a função da chave SW1 quando está fechada?E quando está aberta?
(c)Se A7A6A5A4A3A2A1=1000111, B7B6B5B4B3B2B1=0011001 e SW1 está fechada, determine S8S7S6S5S4S3S2S1.
(d)Se A7A6A5A4A3A2A1=0111000, B7B6B5B4B3B2B1=1100110 e SW1 está aberta, determine S8S7S6S5S4S3S2S1.
Solução

5.O sinal de sincronismo de um circuito digital tem uma freqüência de 35,70MHz e deseja-se um sinal de saída com freqüência igual a 2,55MHz. Empregando somente o CI 7493 abaixo e uma porta AND de duas entradas, projete o circuito indicando claramente a entrada, a saída e todas as conexões necessárias.
Solução

Fig.5

 

6.Para contador da Fig.6 abaixo, desenhe as formas de onda dos sinais de saída solicitados na figura durante 12 ciclos de clock.Considere que os FFs estão inicialmente resetados.
Solução

Fig.6

 

7.A tabela abaixo apresenta os quatro valores  de dois números de 8-bits na representação complemento-de-dois. Para cada linha, determine o resultado da operação indicada na representação complemento-de-dois.
Solução

A7-A0	B7-B0	OPERAÇÃO	RESULTADO
11000111	11101011	A+B
11001101	10111010	A-B
01100101	11011010	-A+B
00110110	10010110	-A-B

 

8.O circuito somador/subtrator da Fig.8 foi montado e durante os testes foi verificado que sempre que uma adição é realizada(ADD=1) o resultado é 1 unidade a mais do que o valor correto esperado, e quando uma subtração é realizada(SUB=1) o resultado é 1 unidade a menos do que o valor correto esperado.
(a)Explique detalhadamente o provável erro que ocorreu na montagem do circuito.
(b)Desenhe o circuito mostrando o erro cometido na montagem.
Solução

Fig.8

9.A figura abaixo mostra o diagrama lógico do registrador de deslocamento SN74AS195. Suponha que inicialmente o conteúdo do registrador e as entradas ABCD sejam iguais à representação BCD do segundo maior dígito do seu CPF, se o CPF fôr par; e igual à representção BCD do segundo menor dígito do CPF, se o CPF fôr ímpar. Então, para os sinais de entrada mostrados, desenhe as formas de onda das saídas Q_A, Q_B, Q_C e Q_D.
Solução

Fig.9

10.Um circuito digital é utilizado para realizar operações com dois números de 8-bits conforme mostra a Fig.10. Determine as saídas S8S7S6S5S4S3S2S1S0 do circuito para cada uma das condições mostradas na tabela e considerando as entradas A7-A0 e B7-B0 não indicadas como sendo iguais à representação BCD dos dois maiores dígitos do seu CPF, se o CPF fôr par; e iguais à representção BCD dos dois menores dígitos do CPF, se o CPF fôr ímpar.
Solução

Fig.10